最近的工作中需要用UVM平台去仿真软件同事写的C程序，虽然只要用EDA同事已经搭好的UVM平台稍微改改就行，但对于我这种从未接触过UVM甚至都没用过System Verilog的纯FPGA工程师来说还是很有难度的，因为我对这方面一点概念都没有。
基于此，想着边用边学，就在网上找了一些资料学习。看到了下面这篇文章：
看着还是挺简单的，但亲自动手去做一遍，还是费了很大功夫的。虽然这个博客里提供了大部分代码，但并没有写一步步地怎么做。另外，特别注意，这个博客系列文章里的代码有一些小问题，会导致结果出不来，我就遇到了好几个坑。
下面就记录下，我一步步的过程，并附上所以源码和相应的截图。
这个makefile，我是在网上找了一些资料作为参考，写了个简单能用的。
所有文件如上图所示，在当前路径下执行如下命令进行编译：
编译结果如下图所示：
也可以打开simv.log查看编译结果，还可以用make verdi查看波形。
我现在学到了第三篇，也就是下面这篇博客，遇到了几个问题，卡了我好几天才找到原因，也一并记录在此，方便后来人！
第一个问题
第二个问题，这个是巨坑啊，编译的时候发现会卡住，一直找不到原因，差点让我UVM从入门到放弃，花了几天的时间各种找资料各种加log才定位到这里。啊。。。超级想骂人！！！
版权声明：
本文来源网络，所有图片文章版权属于原作者，如有侵权，联系删除。
本文网址：https://www.mushiming.com/mjsbk/1329.html